一种低功耗系统芯片的实现流程

分享到:

摘要:随着半导体工艺技术的进步,系统芯片的集成度越来越高,功耗成为重点考虑的因素之一,尤其用于便携式设备中。本文描述了一种多电源、多电压低功耗系统芯片的实现流程。该流程基于IEEE1801(UPF)标准,采用Synopsys和MentorGraphics公司的EDA工具,方便地实现了RTL-GDSII的整个过程。
关键词:低功耗;可测性设计;多电源多电压;电源关断

0 引言
    随着CMOS半导体工艺的进步,集成电路进入系统芯片(System on Chip,SoC)设计时代,极大地提高了集成度和时钟频率,导致芯片的功耗急剧增加。功耗成为集成电路设计中除面积和时序之外的又一个重要因素,因此低功耗设计成为学术界和产业界关注的焦点。低功耗技术的引入,给芯片的设计和实现提出了新的挑战。这些挑战包括电压域的划分、EDA工具之间数据的交换和管理等。本文基于IEEEl801标准Uni-fied Power Format(UPF),采用Synopsys和Mentor Graphics的EDA工具实现了包括可测性设计在内的“从RTL到GDSII”的完整低功耗流程设计。本论文第1部分描述了低功耗技术和术语。第2部分描述了本文设计的系统芯片的情况。第3部分描述了整个设计的流程和采用的EDA工具。第4部分为总结。

1 低功耗技术
    数字CMOS电路的功耗主要有三个来源,分别是开关功耗Pswitching、短路功耗Pshort-circuit和泄漏功耗Pleakage,分为动态功耗(Psw  itching+Pshort-circuit)和静态功耗(Pleakage)两大类,如式(1)所示。
    a.JPG
    其中,α是开关活动因子,CL是有效电容,VDD是工作电压,fclk是时钟频率,ISC是平均短路电流,Ileak是平均漏电流。目前提出了各种降低功耗的方法,主流的技术有门控时钟(Clock-Gating)、多阈值电压(Multi-threshold),先进的技术包括多电压(Mulit-Voltage,MV)电源关断(MTCMOS Pwr Gating)、多电压和带状态保持功能的电源关断(MV&Pwr Gating with State Retention)、低电压待机(Low-VDD Stan-dby)、动态或自适应电压和频率调整(Dynamic or Adaptive Voltage&Frequency Scaling,DVS、DVFS、AVS、AVFS)、阱偏置(Well Biasing,VTCMOS)等。为了实现这些技术,需要在设计的时候划分电压域(Power Domain,PD),组成不同的工作模式(Power Mode,PM)和加入特殊器件,比如电源关断器件(Power Switches)、电平转换器件(Level Shifter,LS)、隔离器件(Isolation Cell)和状态保持器件(State Ret-ention Cell)等。在本文的芯片设计中采用了门控时钟、多电压和电源关断技术。

2 本次设计的概括
    本文的芯片设计如图1所示,有4万个寄存器、20万逻辑门,共分七个电压域,PD TOP(顶层)、PD1、PD2、PD3、PD4、PD5和PD6,其中PD6工作在1.2V,其余的工作在1.8V。在正常工作模式下有三种电压模式,分别为PM1(PD1关断,其余开启)、PM2(PD TOP和PD1开启,其余关断)和PM3(PD TOP开启,其余关断)。电源关断器件和隔离器件的使能信号(ps en和iso en)由处于常开区PD TOP的功耗模式控制器(PMC)产生。