高速ADC供电指南

分享到:

为使高速模数转换器发挥最高性能,必须为其提供干净的直流电源。高噪声电源会导致信噪比(SNR)下降和/或ADC输出中出现不良的杂散成分。本文将介绍有关ADC电源域和灵敏度的背景知识,并讨论为高速ADC供电的基本原则。

模拟电源和数字电源

当今的大部分高速模数转换器至少都有两个电源域:模拟电源(AVDD)和数字与输出驱动器电源(DRVDD)。一些转换器还有一个附加模拟电源,通常应作为本文所讨论的额外AVDD电源来处理。转换器的模拟电源和数字电源是分离的,以防数字开关噪声(特别是输出驱动器产生的噪声)干扰器件模拟端的模拟采样和处理。根据采样信号的不同,此数字输出开关噪声可能包含显著的频率成分,如果此噪声返回器件的模拟或时钟输入端,或者通过电源返回芯片的模拟端,则噪声和杂散性能会很容易受其影响而降低。

对于大多数高速模数转换器,建议将两个独立的电源分别用于AVDD和DRVDD。这两个电源之间应有充分的隔离,防止DRVDD电源的任何数字开关噪声到达转换器的AVDD电源。AVDD和DRVDD电源常常采用各自的调节器,然而,如果在这两个电源之间实现了充分的滤波,则采用一个调节器通常也能获得足够好的性能。

ADC电源灵敏度——PSRR

确定高速ADC对电源噪声的灵敏度的一个方法,是将一个已知频率施加于转换器的电源轨,并测量转换器输出频谱中出现的信号音,从而考察其电源抑制性能。输入信号与输出频谱中出现的信号的相对功率即为转换器在给定频率下的电源抑制比(PSRR)。下图显示了典型高速ADC的PSRR与频率的关系。此图中数据的测量条件是将器件安装于配有旁路电容的评估板上,这种方法能够显示典型应用中器件如何响应电源噪声。注意在这种情况下,转换器的PSRR在低频时相对高得多,当频率高于约10MHz时会显著下降。

利用此PSRR信息,设计人员可以确定为了防止噪声损害转换器的性能,电源所容许的纹波水平。例如,如果一个电源在500kHz时具有5mVp-p的纹波,则从下面的PSRR图可知,转换器在此频率提供大约58dB的抑制。转换器的满量程为2Vp-p,因此原始5mV信号比输入满量程低52dB。此信号将进一步衰减58dB,从而比转换器的满量程功率低110dB。这样,设计人员就能使用转换器的PSRR数据来确定在给定频率下转换器电源的容许纹波。如果转换器的电源在已知频率具有纹波,例如来自上游开关转换器,则可以利用该方法确定将此噪声衰减至容许水平所需的额外滤波。

上述分析假设给定电源上仅出现一个频率。事实上,根据电源获得方式的不同以及该电源供电对象的不同,电源上的噪声可能具有额外频率成分。如果是这种情况,设计人员必须确保为电源提供充分的滤波来衰减此噪声。请注意,由于ADC输入的宽带特性,在其它奈奎斯特频率区中,处在ADC输入的目标频带之外的噪声可能会进入目标频带。

关于线性调节器的讨论

传统上使用线性调节器来为转换器的AVDD和DRVDD轨提供干净的电源。低压差线性调节器能够出色地抑制约1MHz以下的低频噪声。典型LDO的控制环路带宽不超过此频率,因此更高频率的噪声会几乎毫无衰减地通过调节器。对于此频率以上的噪声,必须在LDO之后通过额外滤波对其进行衰减,防止此噪声到达 ADC。通常,结合使用铁氧体磁珠、大去耦电容和局部电源去耦,即足以衰减任何通过线性调节器的高频噪声。设计电源滤波器时必须注意,如果使用串联感性元件,应确保上电和掉电时的感应电势不会达到足以损坏转换器的水平。