请选择 进入手机版 | 继续访问电脑版
搜索
查看: 1083|回复: 0

【秘籍】如何使用运算放大器来减少PCB上的近场EMI

[复制链接]

494

主题

559

帖子

1万

积分

论坛元老

Rank: 8Rank: 8

积分
10027
发表于 2017-5-22 09:09:27 | 显示全部楼层 |阅读模式
减少PCB设计上电磁干扰(EMI)的最佳方法之一就是灵活地使用运算放大器。遗憾的是,在许多应用中,运算放大器的这个作用通常被忽略了。这可能是源于“运放易受EMI的影响,且必须采取额外的措施来增强其对噪声的抗干扰性”这样一种成见。

1.jpg

EMI源、受扰电路和耦合机制
2.jpg

差模噪声的有源滤波
3.jpg

4.jpg
图1:DM和CM输入噪声施加于有源运放滤波器

降低输入共模噪声
图1中,共模(CM)噪声源也在电路输入端产生噪声。CM噪声可被描述为在两个运放输入端是公共(或相同)的噪声电压,并且不是运放试图测量或调节的预期差模信号的一部分。CM噪声可以多种方式发生。一个示例是:一个系统,其中一个电路的接地参考电压与其接口的第二个电路处于不同的电压电位。“接地”电压的差异可以是毫伏级或若干伏水平,并且也可能发生在许多不同的频率。电压的这些差异会导致意外的压降并可能干扰连接电路的电流流动。

具有众多电路的汽车、飞机和大型建筑物通常易受这种类型的干扰。

运放的一个关键优点是它们的差分输入级架构,以及在配置为差分放大器时抑制CM噪声的能力。为每个运放指定了共模抑制比(CMRR),但电路的总CMRR还必须包括输入和反馈电阻的影响。电阻变化强烈影响CMRR。因此,需要容差为0.1%、0.01%或更好的匹配电阻、才能实现应用所需的CMRR。虽然使用外部电阻可以实现良好的性能,但使用具有内部微调电阻的仪器或差分放大器也是一种选择。例如,INA188是具有内部微调电阻和104dB高CMRR的仪表放大器。

在图1中,如果噪声在电路的有效带宽内,则CM噪声(VCM_noise = VCM1 = VCM2)可被运放电路的CMRR所抑制。抑制水平取决于R2 / R1选择的精确匹配电阻。公式1可用于确定CMRRTOTAL,它包括数据手册中规定的电阻容差(RTOL)和运放CMRR的影响。例如,如果运放数据手册给定其CMRR(dB)= 90dB,则(1/CMRRAMP)= 0.00003。在许多电路中,电阻容差成为实现目标CMRRTOTAL的主要限制因素。

方程式1是从参考文献1所描述的理想运放的CMRR等式中导出,其中CMRRAMP项被假定为非常大(无穷大)。对于理想运放,(1/CMRRAMP)项为零,CMRRTOTAL仅由电阻和AV确定。CMRRTOTAL可以使用公式2转换为dB。

5.png

其中AV =运放的闭环增益,RTOL = R1和R2的容差%(例如,0.1%,0.01%,0.001%),CMRRAMP =数据表规范中以十进制格式表示的CMRR(不是dB)。

提高对RFI和其它高频EMI的抗扰度
如前所述,有源滤波和CMRR可以可靠地降低器件频带限制范围内的电路噪声,包括高至MHz范围的DM和CM EMI。然而,暴露于高于预期工作频率范围的RFI噪声可能会导致器件的非线性行为。运放在其高阻抗差分输入级最易受RFI影响,因为DM和CM RFI噪声可由内部二极管(由硅上的p-n结形成)整流。这种整流产生一个小的直流电压或偏移,被放大并可能在输出端表现为错误的直流偏移。

根据系统的精度和灵敏度,这可能会产生不良的电路性能或行为。

幸运的是,使用两种方法之一可提高运放对RFI的免疫力(或降低易感性)。第一个也是最好的选择是使用EMI硬化(EMI-hardened)的运放,它包括内部输入滤波器,可以抑制数十MHz至高达千MHz范围内的噪声。

TI目前提供80多种EMI硬化器件,可以通过TI运放参数搜索引擎搜索“EMI Hardened”找到。

第二个选择是将外部EMI/RFI滤波器添加到运放的输入。如果设计需要使用不包括内部EMI滤波器的器件,这可能是唯一选择。

图2显示了使用外部DM和CM滤波器的标准差分放大器配置,其针对的是更高的EMI频率。

6.jpg
图2:无源EMI/RFI输入滤波器提高了高频抗扰度

没有输入滤波器时,电路增益为|R2/R1|。如果添加了无源输入滤波器,通常需要R3电阻来防范CDM电容降低放大器的相位裕度。DM低通滤波器由R1电阻、CDM和两个CCM电容组成。

CM低通滤波器使用R1电阻和两个CCM电容。

DM和CM滤波器(fC_DM和fC_CM)的-3dB截止频率的等式如下所示。 fC_DM设置为运放电路的期望带宽以上的频率,并且通常首先确定CDM。然后将CCM电容选择为比CDM小至少十倍,以将其对fC_DM的影响降至最低,且还因为CCM电容针对较高频率。所以,fC_CM将被设置为高于fC_DM的频率。请注意,EMI硬化器件可用于取代红色线框所包围的器件,简化了设计。

7.png

低输出阻抗减小干扰
运放的另一个重要特性是其极低的输出阻抗,在大多数配置中通常为几欧姆或更小。要了解如何有益于降低EMI,请考虑EMI如何影响低阻抗和高阻抗电路。
图3中的图表示两个电路。第一个是模数转换器(ADC)的输入音频电路,它包括1VP-P,2kHz正弦波(VS1)、600Ω源阻抗(RS1)和一个20kΩ负载阻抗(RL1)。诸如600Ω的源阻抗常见于麦克风等音频应用;高输入阻抗(如20 k)常见于音频ADC。第二个电路是驱动3.3V时钟信号(VS2)的100 kHz时钟源,串联终端电阻为22Ω(RS2),负载阻抗为500 kΩ(RL2)。高阻抗负载表示另一个器件的数字输入。

在实际系统中,100至400 kHz范围内的I2C串行总线时钟在音频ADC和电路中很常见。虽然I2C时钟通常以突发(不连续)方式驱动,但此模拟显示了在时钟驱动时可能产生的影响。在高密度音频和信息娱乐PCB设计中,在敏感音频走线附近的时钟走线的的确确会出现。只需几个pF的寄生PCB电容就可发生电容耦合、并将时钟噪声电流注入到受扰音频信号中。图3是仅使用1pF的寄生电容进行的仿真示例。

8.jpg
图3:时钟噪声源和音频受扰电路

Audio input: 音频输入
Victim circuit: 受扰电路
Clock driver: 时钟驱动器
Noise circuit: 噪声电路
ADC Input: ADC输入
Parasitic capacitance between circuits 1 and 2: 电路1与电路2之间的寄生电容
Audio with 100kHz clock noise: 伴随有100kHz时钟噪声的音频
Time: 时间

音频电路如何降低噪声? 事实证明,降低受扰电路的阻抗是降低其对耦合噪声敏感性的一种方法。 对于具有较高源阻抗(> 50Ω)的电路,可以通过最小化与电路负载相关的源阻抗来降低耦合噪声。在图4中,同相配置的OPA350被添加到电路中以缓冲信号并将源阻抗与负载隔离开来。与600Ω相比,运放的输出阻抗非常低,这显着降低了时钟噪声。

9.jpg
图4:可以减小时钟源EMI的运放电路

别忘了去耦的重要性
在电源引脚添加去耦电容对于高频EMI噪声的滤除及增强运放电路的抗扰度非常有益。本文中的所有示图都显示出去耦电容CD是电路的一部分。虽然探究去耦问题会马上进入深水区,但有一些适用于任何设计的很好的“经验法则”。特别是选择具有以下特性的电容:
(a)非常好的温度系数,如X7R、NPO或COG
(b)极低的等效串联电感(ESL)
(c)所需频谱范围内的最低阻抗
(d)1至100nF范围内的电容值通常很给力,但上述标准(b)和(c)比电容值(d)更重要。
电容的位置和走线连接与所选电容一样重要。将电容尽可能靠近电源引脚。电容与PCB电源/接地的连接应尽可能短,可采用短走线或过孔连接。

结论
运放可以帮助减小PCB上的近场EMI,并强化系统设计。以下是任何设计都要考虑的一些要点:

  • 使用仔细选择的有源滤波器配置降低电缆/电路的输入DM噪声(图1)。
  • 通过选择具有高CMRR的运放并使用精密匹配电阻,减少电缆/电路的输入CM噪声(图1,等式1、2)。
  • 通过选择EMI硬化器件或使用外部无源EMI/RFI滤波器,进一步增强对高频EMI或RFI(DM/CM噪声)的免疫力(图2)。
  • 当将信号驱动到PCB上的其它电路时,使用运放输出的低阻抗来降低耦合噪声。
  • 最后,通过对运放和所有其它电路应用适当的去耦策略来降低电源噪声。


相关阅读:【宝典】多年硬件设计,总结出的PCB检查规范



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

小黑屋|手机版|Archiver|ADI技术社区

GMT+8, 2019-9-17 11:30 , Processed in 0.179957 second(s), 14 queries , MemCache On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表